ECS晶体振荡器设计应用笔记

ECS晶体振荡器设计应用笔记

什么是振荡器？

振荡器是一种产生重复信号的电子电路。根据应用，该信号可以是多种形式。一些应用程序需要一个基本时钟来维持进程的操作间隔。其他应用要求时钟具有非常清晰的波形和严格的稳定性，以产生高质量的通信和数据传输。

在模拟应用中，例如使用超外差收发信号链的RF无线电收发器，通常会发现正弦输出波形。正弦波是一种连续波，代表平滑的周期性振荡。在RF通信中，石英晶体振荡器正弦波输出为收发器提供精确的低噪声频率参考。

在数字电子学中，我们看到方波输出。方波是一种以稳定频率从最小振幅到最大振幅交替变化的波形。理想方波的最小和最大周期相等，占空比为50/50%。实际上，占空比会有一些变化，因此45/55%或60/40%可能更典型。方波输出信号有许多用途，但广泛用于电路或微处理器中指令执行的定时。

振荡器

振荡器可以有几种不同类型的谐振器与之相关联。其中最多产和性能最好的是石英晶振。你也可以找到使用陶瓷、锯子[1]或MEMS[2]基于谐振器作为工作频率的起点。他们使用机械振动或调谐腔来产生时钟信号。在石英振荡器的情况下，石英材料的成分和晶体切割的角度使得这种类型的振荡器在很宽的温度范围内非常精确和稳定。制造振荡器级晶体坯的过程非常耗时，需要许多步骤来确保始终如一的高质量产品，但它们比RC振荡器具有更高的稳定性。

振荡器原理

振荡器电路背后的原理是稳定的稳态输出信号。实现这一点的一种方法是使用正反馈回路。这里，输出电压的一部分反馈到输入端，没有净相移，因此增强了输出信号。然后信号被放大并再次回送，导致输出信号增大。反馈环路中的增益需要控制为单位增益，否则信号将被削波和失真。

图1–显示振荡条件的振荡器反馈环路

在图1中，我们看到一个简化的反馈振荡器环路，显示基本振荡器电路由一个放大级和一个反馈网络组成，反馈网络充当滤波器，决定反馈环路的增益。

图2–使用带反相器和反馈电阻的处理器的皮尔斯振荡器设计。

图2显示了数字处理器设计中常用的皮尔斯振荡器设计。在这种晶体振荡器设计中，滤波器由晶体的等效模型和外部负载电容组成。振荡器工作的精确频率取决于振荡器电路内的环路相位角偏移。相位角的变化将导致输出频率的变化。

启动时间

启动时间是振荡器第一次开启的时间。在此期间，会有不稳定性，直到振荡稳定下来。启动时间通常以微秒(S)为单位，但它取决于频率并由反馈环路控制。闭环增益的大小对启动时间有很大影响。对闭环增益产生负面影响的因素包括低驱动电平、较高的晶体容性负载(CL)值和等效串联电阻(ESR)。低增益会导致启动时间过长，高增益会导致启动完全失败或过度驱动晶体结构。理想增益取决于振荡器电路的负电阻，此时驱动器必须克服负电阻才能启动并建立振荡器输出。因此，振荡器频率会直接影响启动时间，因此KHz振荡器的环路运行时间要比MHz振荡器长得多。增益余量差是kHz振荡器的常见问题，因为驱动电平低一个数量级，而晶体ESR高一个数量级。为了克服这些问题，需要精心设计，使驱动电平与合适的CL和ESR值相匹配。

电抗

石英晶体的阻抗随着所加频率的变化而急剧变化，因此所有其它电路元件都可以认为是基本上连续的电抗。因此，当在振荡器的反馈回路中使用晶体单元时，晶体单元的频率将自我调节，使得它呈现满足回路相位增益的电抗。石英贴片晶振单元的电抗与频率的关系如图3所示。

图3–电抗与频率的关系曲线

通过引入电抗元件(见图3，标有容性负载的线)，如振荡器电路反馈环路中的电容，可以使石英晶体单元在串联和并联谐振点之间的任意点振荡。增加电容产生的频率高于串联谐振频率；它通常被称为并行频率，但它小于实际的并行频率。因为有两个零相位频率与石英晶体单元相关，所以有两种类型的振荡器电路。这些电路由所用晶体的类型决定。它们或者是串联谐振或者是并联谐振。

串联电路

在平衡LC电路中，谐振频率是电感的电抗和电容的电抗相互抵消，只留下电阻值的频率。图4显示了串联谐振电路。

图4–串联谐振电路

并联电路

并联谐振振荡器电路使用晶体单元，该晶体单元被设计成以特定的负载电容值工作。这将产生一个结果，其中晶体频率高于串联谐振频率，但低于真正的并联谐振频率。这些电路除了通过晶体单元来完成反馈回路之外，不提供其他路径。在晶体单元发生故障时，电路将不再继续振荡。下面给出并联谐振电路的简单描述。

图5–并联谐振电路

调节频率“拉动”

通过增加与晶体串联的电抗(电容),可以将晶体从其串联频率“拉”出来。当与外部负载电容(CL)一起工作时，晶体在略高于其串联谐振频率的频率范围内振荡。这是并联(负载谐振)频率。订购并联晶振时，务必指定标称并联谐振频率，并指定电路负载电容，单位为皮法(pF)。

晶体提拉极限的近似公式为:

f的限值取决于晶体Q和电路的杂散电容。如果分流电容、运动电容和负载电容已知，则每pF的平均拉电流可通过下式计算:

可以通过使用变容二极管来改变电容，其中可以通过电牵引来改变电容值。这在VCO、VCTCXO和VCXO晶振中用于拉频率。

负载电容

负载电容是与晶振本身并联的外部电路电容。在这个例子中，我们看到晶体的并联谐振模式总是高于串联谐振频率，并且以感抗为特征。在并联谐振振荡模式下，晶体的电感(运动电感)与振荡器的负载电容并联，从而形成LC储能电路。该LC决定振荡器频率。

指定串联谐振晶体时，可以忽略负载电容，因为晶体的运动电感和运动电容是决定振荡频率的唯一LC元件。

CL可由下式确定:

例如，其中CL1和CL2是负载电容，C_S是电路的杂散电容，一般为3pF~5pF。必须注意，负载电容值的变化将导致振荡器输出频率的变化。

如果需要精确的频率控制，则需要精确的负载电容规格。为了演示，假设晶振单元被指定在20MHz的频率下工作，容量为20pF。假设晶振单元被置于一个评估值为30pF的电路中。

晶体单元的频率将低于规定值。相反，如果相关电路的评估值为10pF，则频率将高于规定值。频率与负载电容之间的关系如图6所示。

图6–频率与负载电容的关系

驱动电平

驱动电平是晶体单元工作时消耗的功率。功率是施加电流的函数，通常用毫瓦(mW)或微瓦(W)表示。晶体单元被规定为具有驱动电平的某些最大值，其作为频率和操作模式的函数而变换。超过给定晶振单元的最高驱动电平可能会导致工作不稳定，包括加速老化，在某些情况下，甚至会导致晶振完全失效。驱动水平可通过以下等式计算:

功率= (I_{均方根(值)(Root-Mean-Square)}²* R)

负阻

为了获得最佳性能，ECS振荡器电路的设计必须能够提高负阻，负阻有时称为振荡容差。通过串联一个可变电阻来确定负电阻的大小。

通过临时安装一个与晶体单元串联的可变电阻器来评估每个电路中的负电阻值。电阻器最初应设置在其最低设置，最好接近零欧姆。然后启动振荡器，并在示波器上监控输出。然后调节可变电阻器，使得电阻增加，同时持续监控输出。在某一电阻值下，振荡将停止。此时，测量可变电阻器以确定振荡停止时的欧姆值。该值必须加上供应商规定的晶体单元的最大电阻。总欧姆电阻被认为是负电阻或振荡余量。

为了实现良好、可靠的电路操作，建议负电阻至少为晶振单元额定最大等效串联电阻值的五倍。负电阻值超过晶体单元最大电阻的五倍更好。由于负电阻在高温下会降低，建议在工作范围的最高温度下进行测试。

振荡器跨导

考虑振荡器是否会持续启动的另一种方法是考虑跨导。为确保振荡开始并达到稳定相位，振荡器必须提供足够的增益来补偿振荡环路损耗，并为振荡积累提供能量。如“启动部分”所述，振荡器增益与振荡环路临界增益之比不能超过1，因为这会导致振荡器启动时间过长，甚至完全停止启动。设计人员应努力满足大于5的增益裕量。这些参数由公式增益余量= gm / g决定_麦克里特≥ 5 gm是IC数据手册中规定的振荡器跨导。

对于MHz振荡器，跨导在几十mA/V的范围内，而对于kHz振荡器，跨导在几到几十A/V的范围内，具体取决于产品。

g_麦克里特定义为维持稳定振荡所需的振荡器最小跨导。

假设设计使用相等的CL1和CL2值，并且晶体负载与晶体CL，g相同_麦克里特表示如下:

当考虑振荡器的启动时，晶体参数的选择是重要的；降低ESR、频率、C0和CL会降低g_麦克里特，从而最大化增益余量。

频率与泛音模式

石英晶体单元的频率受到振动石英元件的物理尺寸的限制。在某些情况下，限制尺寸是长度和宽度。最受欢迎的水晶单位是AT切割水晶。极限尺寸是振动石英元件的厚度。随着厚度的减少，频率上升。在某些时候，通常在50兆赫左右，石英板的厚度变得太脆弱，不适于在野外使用。

如果您需要开发一种更高频率的振荡器，并且它仍然足够稳定，能够在现场工作，我们可以考虑使用其他谐振频率。这些是作为谐波产生的较低幅度的频率。这些谐波都是基频的奇整数倍。因此，如果一个晶体单元的基频为10MHz，它也可以以3x、5x、7x等频率振荡。乘以基本面。也就是说，该单元将以30MHz、50MHz和70MHz等频率振荡。这些基频的倍数称为泛音，用倍数的整数来表示，如第三泛音、第五泛音、第七泛音等。当需要在泛音频率下使用时，晶体单元必须指定在所需频率和所需泛音下工作。永远不要试图订购一个基模晶体单元，然后在泛音频率下操作它。这是因为基频和泛音晶体的晶体制造工艺不同。

在许多情况下，振荡器设计中使用的集成电路的特性要求抑制晶体的基频，以确保工作在所需频率，而不是更强的基频。有必要修改振荡器电路。一种改进方法是增加一个储能电路，由一个电感和一个电容组成。对于串联和并联谐振电路，这些修改如图7和图8所示。

在这两种情况下，谐振电路都被调谐到基频和所需频率之间的某个频率上谐振。这将隔离所需频率，并将其余频率分流至地，仅在振荡器输出端留下所需频率。

设计考虑

设计振荡器电路或布局振荡器的电路板时，应遵循一些设计考虑因素。始终建议避免平行走线，以降低托盘电容。所有走线应尽可能短，元件应隔离以防止耦合。应使用接地层来隔离信号。

在设计过程中，您需要熟悉许多其他术语。ECS。Inc有大量的频率控制和磁性产品可供选择。还有一个广泛的图书馆，其中有技术指南、视频学习和参考设计，您可以查看。

[1]声表面波–声表面波(SAW)谐振器。单端口SAW谐振器具有一个制作在石英衬底上的IDT(叉指换能器),它产生并接收SAW。该设计有两个光栅反射器，这些反射器反射SAW并在两个反射器之间产生驻波。然后，它被转换回电信号。

[2]MEMS–微机电系统。MEMS谐振器是一种硅器件，它使用纳米谐振结构来产生振动结构。