对于石英晶体振荡器而言,低电压是他们普遍具备的性能之一,那么想要设计一款低电流的晶体振荡器应该怎么做呢.由于有源晶振的工作电压基本都是在1.8V到5.0V之间,由功率计算公式可知,在电压固定的情况小,低电流就意味着功耗会减少,那么我们是否可以考虑以加大晶振的有效阻抗来减小电流.

本应用笔记描述了低频振荡器设计和晶体选择如何影响工作电流.当从有限容量的电源(例如锂纽扣电池或超级电容器)运行石英晶体振荡器时,最小化工作电流会增加工作时间.Maxim拥有大量低功耗,电池供电的实时时钟(RTC)产品组合.Maxim设计RTC时的首要考虑因素是当RTC从备用电源运行时,最大限度地降低石英晶体振荡器的功率要求,从而最大限度地延长备用电源的使用寿命.晶体振荡器提供合理的精度,多年来的开发工作一直致力于最小化功耗.

振荡器设计目标包括以下内容:

●提供足够的电流和增益来启动和维持振荡

●提供宽工作电压范围

●最大限度地减少外部噪声对精度的影响

关键晶体和振荡器参数

图1给出了石英晶体谐振器的等效电路.晶体具有两个零相位频率,如图2所示.较低的频率是串联谐振频率.在串联谐振频率下,L1和C1抵消,阻抗由R1确定.¹第二个更高的频率是并联谐振频率.在并联谐振时,电阻最大.并联谐振振荡器电路(图3)使用设计用于在指定负载电容下工作的晶体.这导致电路在串联谐振点和并联谐振点之间的频率下工作.负载电容的变化会引起石英晶体振荡器频率的变化.经过SMT回流后,晶体等效串联电阻(ESR)往往会向上移动,因此与通孔封装晶体类似的SMT晶体可能具有更高的最大ESR规格.同样,较小的音叉晶体通常比较大的晶振具有更高的ESR规格.

图1.晶体谐振器的等效电路.

图2.晶相和阻抗响应.

图3.穿孔型(逆变器变化)振荡器电路.

振荡器电流

正如EricVittoz所观察到的,当晶体振荡器电路(图3)中的两个负载电容具有相等的值时,振荡(或临界跨导)的最小电流可以用下面的等式近似.

Gmcrit≈4ω²×CL²×RESR

其中ω是以弧度表示的频率,CL是等效电容负载,RESR是晶体的ESR.假设晶体振荡器是在弱反转中工作的CMOS器件.Vittoz还通过以下等式确定石英晶振幅度和偏置电流:

表格1使用上面的V1和nUT的值显示Crystal Oscillator电流的CL和ESR之间的关系.表1.晶体ESR和CL与振荡器电流的关系.

由于在gmcrit的等式中,CL项是平方的,所以负载电容加倍具有将振荡器电流增加四倍的效果.将晶体ESR增加两倍会使所需的振荡器电流加倍.注意,这是估计的最小振荡器电流,其不包括用于放大振荡器输出的附加电路所消耗的电流,也不包括用于将频率分频为1Hz的器件中的电流.

振荡器设计要求

有源石英有源贴片晶振的设计应使其具有足够的增益,以便在整个工作温度和电压范围内工作.幅度必须始终足以在工作条件下驱动后续增益和缓冲级.为了最小化振荡器电流要求,对于给定的振荡电压,期望低CL.然而,较低的CL会增加振荡器对外部噪声影响的敏感度.低CL晶体的可用性差可能使得选择具有更高CL的晶体必要的,以增加振荡器电流为代价.同样,如果设计需要小型晶体封装,则需要一种能够驱动高ESR晶振的振荡器设计,从而增加必要的振荡器电流.

此外,用于增加所需功能的电路,例如用于提高贴片振荡器噪声抗扰度的毛刺滤波器,或用于检测振荡器何时停止的电路,将增加电路的总电流消耗.

在设计用于低功率RTC的振荡器时,需要考虑许多权衡因素.增加CL将提高抗噪性,并可提供更多的晶体模型供选择.同样地,设计振荡器以使其以相对高的ESR晶体运行需要更高的振荡器电流.添加毛刺滤波器或振荡器停止检测电路也会增加有益的功能,但会出现石英贴片晶振消耗额外的电流的情况.

大家还记的在第一段中提到的使用增加阻抗的方式来达到减小电流的目的,在文中所涉及的设计方案基本也是大同小异,虽然可以增加一些额外的功能,比如,抗噪性增强等等,但是从整个晶振工作条件来看,负载变大会严重拉低晶振的性能,可见这并非是最优的解决方案,或许可以从工作电压入手,因为它不会产生其他附带影响.当然,这只是个人看法,欢迎大家前来评论去多多交流.