深圳市康华尔电子有限公司——全球上百万进口晶振品牌代理商

遥遥领先Skyworks低抖动的时钟晶体振荡器，硬件设计师经常面临增加功能密度同时缩小整个PCB的挑战每个新设计的足迹。一个重大挑战是通过仔细的电路板设计最大限度地减少时钟抖动，同时满足设计的功能和空间要求。由于高频晶振抖动是衡量信号保真度的指标，因此需要对各种模拟概念的理解，如传输线理论、干扰、带宽和噪声以便管理它们对性能的影响。其中，密度影响对外部噪声的敏感性干扰最大。由于噪声和干扰无处不在，并且由于多个组件共享普通电源，电源是噪声和干扰影响抖动性能的直接途径每个设备的。因此，实现最低的时钟抖动需要仔细管理电源.

对电源的敏感性通常被称为电源纹波抑制或电源抑制比（PSRR）。对于抖动，纹波抑制更合适。
电源纹波对抖动的影响非常直接。电源通过以下方式影响传播延迟影响逻辑门的开关电压阈值以及输出电阻。作为切换电压阈值被调制，输出转换的时间被调制，因为输入信号具有如图1所示的有限斜率。

输出电阻的变化影响CMOS门通过寄生RC滤波器的传播延迟。什么时候这两种效应结合起来改变了通过CMOS门的传播延迟。效果会随着闸门是串联放置的。
影响的程度在很大程度上取决于所涉及晶体管的“速度”。通过在CMOS栅极输入的影响可以被最小化。此外，更快的电路需要电容被最小化以实现小的传播延迟；因此，供应引起的延迟变化可以通过使路由电容尽可能小来最小化变化。然而，也有取舍；更快电路的缺点是功耗。为了获得更快的边缘，需要更多的电流来为给定恒定电压的电容器。
用于降低电源灵敏度的常用方法是电源滤波和最小化电路灵敏度。

通常使用外部和内部方法来管理集成电路的电源纹波抑制。从外部来看，电路板设计者使用有源和无源滤波器来衰减纹波和差分接口以拒绝共模纹波。在内部，架构选择、线性调节器和差分电路用于减少电路对电源的敏感性。
电源的直接滤波可以使用无源滤波器或线性调节器来实现。一个常见的外部滤波器解决方案依赖于铁氧体磁珠和分立的表面安装陶瓷电容器（见图2a）。
采用这种方法，必须使串联电阻最小化，以避免降低IC处的电源电压。不幸的是，滤波高度依赖于串联阻抗（电阻加电抗）；因此，请确保铁氧体磁珠可以处理器件电流。线性稳压器也可以通过使用稳压器来过滤电源噪声作为高通滤波器（见图2b）。通常，这些技术结合在一起，提供整个关注带。